はじめに
設計に於いて用語を一貫して使うために，ここに書き残しておく。
遅延サイクル数
今のところ、次の定義が覚えやすく混乱しにくいと実感している：
「N をクロック同期回路とする。m を任意の自然数とする。基準時刻から数えて m 回目のクロックの立ち上がりの直後に確定する N への入力に起因する出力が m+d 回目のクロックの立ち上がりの直後で確定するとき、 N のレイテンシは d であるという。」
ハンドシェイク
- ready && valid == 1’b1 かつクロック正エッジの直前：’Handshake condition is met.’
- ready && valid == 1’b1 かつクロック正エッジの直後：’Handshake completed.’
