ADC, DAC の SN 比で表される ENOB

はじめに

ADC, DAC の ENOB を SN 比を用いて表す式は良く知られている。本記事ではその導出を記す。

主張

ADC（または DAC）の量子化誤差が（誤差の上限と下限の間で）一様分布すると仮定する。ADC（または DAC）の SN 比が $r_{\text{SN}}$ [dB] であるとき、有効ビット数（Effective Number Of Bits, ENOB）$b_{\text{e}}$ は次式である。

$$b_{\text{e}}=\frac{r_{\text{SN}}+10({\log }_{10}2–{\log }_{10}3)}{20{\log }_{10}2}\approx \frac{r_{\text{SN}}–1.76}{6.02}$$

導出

ここでは ADC について示すが、DAC に於いても同じ議論ができる。

ADC を（量子化誤差以外の誤差を一切生じない）完璧な量子化ブロックとその前段にある雑音生成ブロックの組み合わせでモデル化する。入力信号は雑音生成ブロックで生じる雑音が付加されて量子化ブロックに到達する。（本物の ADC の雑音の発生機構はより複雑であろうが、それは利用者には殆ど不可知である。外部から見た挙動がよく一致していれば実用上問題が無い。）

「ADC の SN 比」とは入力信号のパワーが 0 dBFS であるときの、入力信号のパワーと雑音のパワーの比である。0 dBFS は full-scale の振幅 $A_{\text{full}}>0$ の正弦波のパワー $P_{\text{sig}}$（周波数に依らず $A_{\text{full}}^2/2$）であると定義されている([1])。即ちある入力信号のパワーが $P$ であるとき、その dBFS 表現は $10{\log }_{10}\frac{P}{Asi{g}^2/2}=10{\log }_{10}\frac{2P}{Asi{g}^2}$ である。

雑音信号 $x_{\text{n}}$ の標準偏差を $A_{\text{n}}$ とすると雑音のパワー $P_{\text{n}}$ は $A_{\text{n}}^2$ である（なぜならば $T>0$ を十分長い観測時間として $A_{\text{n}}:-\sqrt{\frac{1}{T}{\int }_0^T{x}_{\text{n}}^2{\mathrm{d}}^{}t}=\sqrt{P_{\text{n}}}$）。よって $r_{\text{SN}}=A_{\text{full}}^2/(2A_{\text{n}}^2)$ である。

ADC のビット幅を $b$ とすると量子化誤差は区間 $[-A_{\text{full}}/2^b,A_{\text{full}}/2^b]$ 上の一様分布であり、標準偏差は $A_{\text{full}}/(\sqrt{3}{2}^b)$ である。これが量子化雑音の標準偏差である。$b$ を 1 から始めて徐々に増やすとき、ある $b_{\text{e}}$ を超えると量子化雑音が雑音信号を下回る。この $b_{\text{e}}$ が ENOB であり、次式が成り立つ。

$$\begin{array}{rl}\frac{A_{\text{full}}}{\sqrt{3}{2}^{b_{\text{e}}}}& =A_{\text{n}}\therefore 2_{\text{e}}^b=\frac{A_{\text{full}}}{\sqrt{3}{A}_{\text{n}}}\\ \therefore b_{\text{e}}& ={\log }_2\frac{A_{\text{full}}}{\sqrt{3}{A}_{\text{n}}}=\frac{{\log }_{10}\frac{A_{\text{full}}}{A_{\text{n}}}–{\log }_{10}\sqrt{3}}{{\log }_{10}2}=\frac{10{\log }_{10}\frac{A_{\text{full}}^2}{2A_{\text{n}}^2}–10({\log }_{10}2–{\log }_{10}3)}{20{\log }_{10}2}\approx \frac{r_{\text{SN}}–1.76}{6.02}\end{array}$$

参考文献

1. dBFS – Wikipedia