Quartus Prime Tips

はじめに

時々必要になるが、その時には多分忘れているであろう知識を書き残しておく。

Questa Intel FPGA Edition のセットアップ

Quartus Prime のインストール時に同時にインストールできる（インストーラの画面でチェックを入れる）が、そのままでは使えない。下記のページにあるように、ライセンスの設定が必要。これは罠。

Questa* – Intel® FPGA Starter Edition ライセンスファイルの取得および設定方法

NativeLink で起動したシミュレータのコマンドライン操作

NativeLink 機能を使うと IP を含むプロジェクトが正しくシミュレーションできるよう、Quartus Prime がお膳立てしてシミュレータを起動してくれる。そこまではいい。

では、その後でテスト・ベンチを更新したり、新しく自作モジュールを追加したりした後に Quartus Prime に戻らずに（つまりシミュレータを再起動せずに）再コンパイルとシミュレーションの再実行を行うにはどうすればよいか？

Quartus Prime のプロジェクト > Settings > EDA Tool Settings > Simulation > Output directory で示された場所（起動したシミュレータのカレント・ディレクトリと一致する）にシミュレーション用の Tcl スクリプト・ファイルが生成される。スクリプト・ファイルの名前は [top entity name]_run_msim_rtl_systemverilog.do である。これをエディタで開くと何が行われているのか解る。冒頭はディレクトリの準備や IP のコンパイルであり、自作の RTL ファイルのコンパイル（vlog ...）がそれに続く。その後にシミュレーション実行（vsim ..., add wave *, run -all）がある。

もちろん、この do ファイルを Tcl コンソールから再実行してもよいが、一般にベンダ提供の IP のコンパイルには時間が掛かるので、自作 RTL ファイルのみを再度コンパイルしたいことが多い。その際は前記 do ファイルをヒントに、変更・追加した RTL ファイルのみをコンパイルするコマンドを Tcl コンソールに打ち込み、vsim ..., run -all を再実行すればよい。

コンパイラが Quartus Prime であるか否かを判定する

下記の Web ページで紹介されているように、ALTERA_RESERVED_QIS が定義されているか否かで判る。

How to determine that synthesis is done in Quartus?